PTO/SB/21 (08-03)
Approved for use through 08/30/2003. OMB 0651-0031
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE ork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number Application Number 10/708,424 **TRANSMITTAL** Filing Date 03/02/2004 **FORM** First Named Inventor Chih-Hung Chen Art Unit (to be used for all correspondence after initial filing) Examiner Name Attorney Docket Number TCP0028USA Total Number of Pages in This Submission **ENCLOSURES** (Check all that apply) After Allowance communication ~ Fee Transmittal Form Drawing(s) to Technology Center (TC) Appeal Communication to Board Licensing-related Papers Fee Attached of Appeals and Interferences Appeal Communication to TC Petition (Appeal Notice, Brief, Reply Brief) Amendment/Reply Petition to Convert to a Provisional Application Proprietary Information After Final Power of Attorney, Revocation Status Letter Affidavits/declaration(s) Change of Correspondence Address Other Enclosure(s) (please **Terminal Disclaimer Extension of Time Request** Identify below): Request for Refund Express Abandonment Request CD, Number of CD(s) Information Disclosure Statement Remarks Certified Copy of Priority Document(s) Response to Missing Parts/ Response to the office action has been sent to the examiner by fax on 12/04/2003 Incomplete Application Response to Missing Parts under 37 CFR 1.52 or 1.53

	SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT	
Firm or	Winston Hsu, Reg. No.: 41,526	
Individual name	10-4	
Signature	Windon Hou	
Date	311772001	

CERTIFICATE OF TRANSMISSION/MAILING

I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.

Typed or printed name		
Signature	Date	

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

PTO/SB/17 (10-03)
Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
o a collection of information unless it displays a valid OMB control number.

FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT

(\$)	0.00

Reduction Act of 19	95, no persons are required to	respond to a collection of inf	ormation unless it displays a valid OMB co	ontrol number		
		Complete if Known				
IKAN	SMITTAL	Application Number	10/708,424			
or EV	2004	Filing Date	03/02/2004	_		
or FY 2004 33. Patent fees are subject to annual revision.		First Named Inventor	Chih-Hung Chen			
	•	Examiner Name				
mall entity status. See 37 CFR 1.27		Art Unit				
F PAYMENT	(\$) 0.00	Attornov Docket No.	ETCP0028USA			

METHOD OF PAYMENT (check all that apply)	FEE CALCULATION (continued)					
Check Credit card Money Other None	3. Al	DDITI	ONAL	. FEE	S	
Deposit Account:		Entity			•	
Deposit 50 0004	Fee Code	Fee (\$)	Fee Code	Fee (\$)	Fee Description	Fee Paid
Account Number	1051	130	2051		Surcharge - late filing fee or oath	
Deposit Account North America International Patent Office	1052	50	2052	25	Surcharge - late provisional filing fee or	
Name	1053	130	1053	130	cover sheet Non-English specification	
The Director is authorized to: (check all that apply) Charge fee(s) indicated below Credit any overpayments		2,520	1812		For filing a request for ex parte reexamination	
Charge any additional fee(s) or any underpayment of fee(s)	1804	920*	1804	920*	Requesting publication of SIR prior to	
Charge fee(s) indicated below, except for the filing fee	1005	4 040*	4005	4 040*	Examiner action	
to the above-identified deposit account.	1805	1,840*	1805	1,840	Requesting publication of SIR after Examiner action	
FEE CALCULATION	1251	110	2251	55	Extension for reply within first month	
1. BASIC FILING FEE	1252	420	2252	210	Extension for reply within second month	
Large Entity Small Entity	1253	950	2253	475	Extension for reply within third month	
Fee Fee Fee Fee Pee Paid Fee Paid Fee Paid	1254	1,480	2254	740	Extension for reply within fourth month	
1001 770 2001 385 Utility filing fee	1255	2,010	2255	1,005	Extension for reply within fifth month	
1002 340 2002 170 Design filing fee	1401	330	2401	165	Notice of Appeal	
1003 530 2003 265 Plant filing fee	1402	330	2402	165	Filing a brief in support of an appeal	
1004 770 2004 385 Reissue filing fee	1403	290	2403	145	Request for oral hearing	
1005 160 2005 80 Provisional filing fee		1,510	1451		Petition to institute a public use proceeding	
SUBTOTAL (1) (\$) 0.00	1452	110	2452	55	Petition to revive - unavoidable	
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE		1,330	2453		Petition to revive - unintentional	
Fee from		1,330	2501		Utility issue fee (or reissue)	<u> </u>
Extra Claims below Fee Paid Total Claims -20** = X =	1502	480	2502		Design issue fee	
Independent 3** = X =	1503 1460	640 130	2503 1460		Plant issue fee Petitions to the Commissioner	
Multiple Dependent	1807	50	1807		Processing fee under 37 CFR 1.17(q)	
Large Entity Small Entity	1806	180	1806) Submission of Information Disclosure Stmt	
Fee Fee Fee Fee Description Code (\$) Code (\$)					Recording each patent assignment per	
1202 18 2202 9 Claims in excess of 20	8021	40	802		property (times number of properties)	
1201 86 2201 43 Independent claims in excess of 3	1809	770	2809	385	Filing a submission after final rejection (37 CFR 1.129(a))	
1203 290 2203 145 Multiple dependent claim, if not paid	1810	770	2810	385	5 For each additional invention to be	
1204 86 2204 43 ** Reissue independent claims					examined (37 CFR 1.129(b))	
over original patent	1801		2801		Request for Continued Examination (RCE)	
1205 18 2205 9 ** Reissue claims in excess of 20 and over original patent	1802	900	1802	900	 Request for expedited examination of a design application 	
SUBTOTAL (2) (\$) 0.00	Other	fee (sp	ecify) _			
**or number previously paid, if greater; For Reissues, see above	*Redu	iced by	Basic I	Filing F	subtotal (3) (\$) 0.00	
or marriade providusty paid, it greater, i or Meissaes, 300 above						

SUBMITTED BY					-		(Complete	(if applicable))
Name (Print/Type)	Winston Hsu	_/	1 -	A	Registration No. (Attorney/Agent)	41,526	Telephone	886289237350
Signature		In	Uns	lon	Hai	1	Date	3/15/2006

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

MAR 1 7 2004 STATE TRADELINA

PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:						
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO		
092123322	Taiwan R.O.C	08/25/2003				
		!				

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



면도 되면 되면 되어



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 08 月 25 日~

Application Date

申 請 案 號: 092123322)

Application No.

申 、請 人:智原科技股份有限公司

Applicant(s)

局

長

Director General







發文日期: 西元 <u>200</u>4年 <u>2</u>月 19

Issue Date

發文字號: Serial No. 09320158600

जर जर



申請日期	:	IPC分類
由结安跳	•	

(以上各欄	由本局填充	發明專利說明書
_	中文	可依據外加輸入電壓控制電壓降的電壓箝制電路
、 發明名稱	英文	VOLTAGE CLAMPER CAPABLE OF CONTROLLING A VOLTAGE DROP ACCORDING TO AN EXTERNAL INPUT VOLTAGE
	姓 名 (中文)	1. 陳治弘 2. 高永信
-		1. CHEN, CHIH-HUNG 2. KAO, YUNG-SHIN
發明人 (共2人)	國籍(中英文)	1. 中華民國 TW 2. 中華民國 TW
(,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	住居所(中文)	1. 新竹市武陵路三十六號十九樓之一 2. 新竹市埔頂路一三一號五樓
	住居所 (英文)	1.19F-1, No. 36, Wu-Ling Rd., Hsin-Chu City, Taiwan, R.O.C. 2.5F, No. 131, Pu-Tin Rd., Hsin-Chu City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 智原科技股份有限公司
	名稱或 姓 名 (英文)	1. FARADAY TECHNOLOGY CORP.
三、	國籍(中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 新竹市新竹科學工業園區力行一路十號之二 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	
	代表人(中文)	1. 曹興誠
	代表人 (英文)	1.Tsao, Hsing-Cheng





四、中文發明摘要 (發明名稱:可依據外加輸入電壓控制電壓降的電壓箝制電路)

本發明係提供一種電壓箝制電路,用來調整一輸入電壓產生一輸出電壓。該電壓箝制電路包含有一偏壓電路用來依據該輸入電壓產生至少一偏壓值,一降壓電路用來使該輸入電壓產生一電壓降,以及一電位偵測電路,電連接於該降壓電路與該偏壓電路,用來依據該偏壓值調整該降壓電路所產生之電壓降以產生該輸出電壓。

伍、(一)、本案代表圖為:第二圖

(二)、本案代表圖之元件代表符號簡單說明

10 電壓箝制電路 18a、18b 偏壓單元

20a、20b 電位偵測單元 22a、22b 降壓單元

23 預定降壓單元

24a. 24b. 24c. 24d. 26a. 26b. 26c. 26d. 28a.

28b, 28c, 28d, 28e, 28f, 30a, 30b, 30c, 30d,

六、英文發明摘要 (發明名稱: VOLTAGE CLAMPER CAPABLE OF CONTROLLING A VOLTAGE DROP ACCORDING TO AN EXTERNAL INPUT VOLTAGE)

A voltage clamper capable of controlling a voltage drop according to an external input oltage. The voltage is used for adjusting the input voltage to generate an output voltage. The voltage clamper has a bias circuit for generating at least a bias voltage according to the input voltage, a voltage drop circuit for applying a voltage drop to the input voltage, and a voltage





四、中文發明摘要 (發明名稱:可依據外加輸入電壓控制電壓降的電壓箝制電路)

30e、30f、36、38、40a、40b、42 電晶體 32a、32b、32c、32d、34a、34b、34c、34d、34e 反向 器

44、46 調整模組

代表化學式

六、英文發明摘要 (發明名稱: VOLTAGE CLAMPER CAPABLE OF CONTROLLING A VOLTAGE DROP ACCORDING TO AN EXTERNAL INPUT VOLTAGE)

detection circuit electrically connected to the bias circuit and the voltage drop circuit for enerating the output voltage through adjusting the voltage drop generated from the voltage drop circuit according to the bias voltage.



一、本案已向	
國家(地區)申請專利 申請日期	案號 主張專利法第二十四條第一項優先
	無 無
二、□主張專利法第二十五條之一第一項	[優先權:
申請案號:	
日期:	
三、主張本案係符合專利法第二十條第一	項□第一款但書或□第二款但書規定之期間
日期:	
四、□有關微生物已寄存於國外:	
寄存國家:	無 無
寄存機構: 寄存日期:	
'寄存號碼:	
□有關微生物已寄存於國內(本局所 寄存機構:	旨定之寄存機構):
寄存日期:	無
寄存號碼:	
□熟習該項技術者易於獲得,不須寄存	

五、發明說明 (1)

發明所屬之技術領域

本發明提供一種電壓調整電路,尤指一種可依據外加供應電壓決定相對應電壓降的電壓箝制電路。

先前技術

一般而言,同一記憶體晶片可應用於不同的裝置來作為






五、發明說明 (2)

暫存資料的元件,然而,不同的裝置本身可能使用不同 的外部供應電壓,例如一裝置上的電源供應模組提供 3.6 伏特的電壓準位,然而另一裝置上的電源供應模組卻是 提供 1.6伏特的電壓準位,所以習知記憶體晶片必須利用 一降壓電路來將外部供應電壓轉換為適用於該記憶體晶 片的內部操作電壓。舉例來說,若該降壓電路可產生1伏 特的電壓降,且該記憶體晶片依據其規格而可正常運作 的操作電壓範圍為 2.6伏特~1.6伏特,換句話說,具有該 降壓電路的記憶體晶片僅可適用於外部供應電壓為 3.6伏 特~2.6伏特的裝置上,若應用具有該降壓電路的記憶體 一片於一供應外加電壓為4伏特的裝置上,則經由該降壓 電路對該外加電壓施加1伏特的電壓降後,該記憶體晶片 用來驅動內部記憶單元的操作電壓即為 3伏特,由於 3伏 特超過該記憶體晶片依據其規格可正常運作的操作電壓 (2.6伏特~1.6伏特),因此如前所述,該記憶體晶 片於儲存資料時會造成可靠性不佳的問題;同樣地,若 應用具有該降壓電路的記憶體晶片於一供應外加電壓為2 伏特的装置上,則經由該降壓電路對該外加電壓施加1伏 特的電壓降後,該記憶體晶片用來驅動內部記憶單元的 操作電壓即為1伏特,由於1伏特超過該記憶體晶片依據 其規格而可正常運作的操作電壓範圍(2.6伏特~1.6伏 ,因此如前所述,過低的操作電壓會大幅地影響記 憶 體 晶 片 的 效 能。






五、發明說明 (3)

發明內容

因此本發明之主要目的在於提供一種可依據外部供應電壓決定相對應電壓降的電壓箝制電路,以解決上述問題。

本發明之申請專利範圍揭露一種電壓箝制電路(voltage clamper),用來調整一輸入電壓產生一輸出電壓。該電壓箝制電路包含有:一偏壓電路,用來依據該輸入電壓產生至少一偏壓值;一降壓電路,用來使該輸入電壓產





五、發明說明 (4)

生一電壓降;以及一電位偵測電路,電連接於該降壓電路與該偏壓電路,用來依據該偏壓值調整該降壓電路所產生之電壓降,以產生該輸出電壓。

本發明之申請專利範圍另揭露一種電壓調整方法,用來調整一輸入電壓產生一輸出電壓。該電壓調整方法包含有設定複數個電壓區段,該複數個電壓區段係對應複數個不同電壓降設定值;以及當該輸入電壓位於一電壓降設定值驅動該輸出電壓與該輸入電壓之壓差對應該電壓降設定值。

實施方式

請參閱圖一,圖一為本發明第一種電壓箝制電路 10的功能方塊示意圖。電壓箝制電路 10包含有一偏壓電路 12,一電位偵測電路 14,以及一降壓電路 16。偏壓電路 12係





五、發明說明 (5)

用來依據一輸入電壓Vin產生一偏壓值,而電位偵測電路 14便依據該偏壓值來控制該降壓電路16需施加多少電壓 降於輸入電壓Vin以產生一輸出電壓Vout。本實施例於偏 壓電路 12中設置有複數個偏壓單元 18,於電位偵測電路 14中設置有複數個電位偵測單元20,以及於降壓電路16 中設置有複數個降壓單元 22以及一預定降壓單元 23,請 注意,在不影響本發明技術揭露下,圖一中僅顯示三個 偏壓單元 18a、18b、18n,三個電位偵測單元 20a、20b、 20n,以及三個降壓單元 22a、 22b、 22n。對於偏壓電路 12來說,當輸入電壓 Vin輸入偏壓電路 12時,偏壓單元 $^{-}$ 8a會依據輸入電壓 V in產生一偏壓值 V i, 偏壓單元 $^{-}$ 18b會 依據輸入電壓 Vin產生一偏壓值 V,,以及偏壓單元 18n會依 據輸入電壓 Vin產生一偏壓值 V゚゚ 其中偏壓值 V゚、V゚、V的 電壓準位不同。假設偏壓值 V 大於偏壓值 V 2, 以及偏壓值 V 大於偏壓值 Vn,雖然偏壓值 Vi、Vo、V 會隨著輸入電壓 Vin的大小而改變,然而偏壓值 Vi V2 V之間的大小關係 不變,舉例來說,若輸入電壓 Vin等於 5伏特時,偏壓值 V_1 、 V_2 、 V_2 的 電 壓 準 位 分 別 為 2伏 特 、 1.8伏 特 、 1.5伏 特 , 而當輸入電壓 Vin降低為 4伏特時,偏壓值 V₁、V₂、V的電 壓準位會隨之降低為為1.6伏特、1.4伏特、1.2伏特,亦 即偏壓值 V仍大於偏壓值 V2,以及偏壓值 V奶大於偏壓值 √ n°

對於電位偵測電路 14來說,電位偵測單元 20a接收偏壓值






五、發明說明 (6)

V以依據偏壓值 V產生一控制訊號 D₁, 電位偵測單元 20b接 收偏壓值 V2以依據偏壓值 V產生一控制訊號 D2,以及電位 偵測單元 20n接收偏壓值 V以依據偏壓值 V產生一控制訊 號 Dno 本實施例中,電位偵測電路 14中各電位偵測單元 20a、20b、20n係用來偵測同一預定電壓準位,亦即各電 位偵測單元 20a、20b、20n係依據該預定電壓準位來篩選 偏壓值 V₁、 V₂、 V_n, 並進一步地決定是否輸出控制訊號 D₁、 D₂、 D₃ 啟動降壓單元 22a、 22b、 22n。對於降壓電路 16來說,各降壓單元 22a、 22b、 22n係用來分別施加不同 的電壓降於輸入電壓 Vin以調整輸出電壓 Vout的電壓準 7,舉例來說,降壓單元 22a可使輸入電壓 Vin產生一電 壓降 dV1,亦即當降壓單元 22a啟動時,輸出電壓 Vout會 趨近 Vin-dVl, 同樣地,降壓單元 22b可使輸入電壓 Vin產 生一電壓降 dV2,亦即當降壓單元 22b啟動時,輸出電壓 Vout會趨近 Vin-dV2,以及降壓單元 22n可使輸入電壓 Vin 產生一電壓降 dVn,亦即當降壓單元 22n啟動時,輸出電 壓 Vout會趨近 Vin-dVn,所以本實施例便可經由降壓單元 22a、22b、22n來達到控制輸出電壓 Vout與輸入電壓 Vin 之間的電壓降。此外,降壓電路16中設定有一預定降壓 單元 23用來於電壓箝制電路 10啟動時即施加一電壓降初 始值於輸入電壓 Vin以影響輸出電壓 Vout。

請參閱圖二,圖二為圖一所示之電壓箝制電路10的電路示意圖。為了便於說明,圖二所示之電壓箝制電路10中





五、發明說明 (7)

僅 顯 示 兩 偏 壓 單 元 18a、18b, 兩 電 位 偵 測 單 元 20a、 20b, 兩降壓單元 22a、 22b, 以及一預定降壓單元 23, 請 注意,由圖一可知,本發明電壓箝制電路10並未侷限偏 壓單元、電位偵測單元以及降壓單元的數量。本實施例 中 , 經 由 偏 壓 單 元 18a、 18b中 電 晶 體 24a、 24b、 24c、 24d、 26a、 26b、 26c、 26d的 不 同 連 接 方 式 使 得 於 同 一 輸 入電壓 Vin下,流經偏壓單元 18a的電流 I1不同於流經偏 壓單元 18b的 電流 I2, 最後可造成偏壓值 V 大於偏壓值 V₂,請注意,偏壓單元 18a、 18b亦可應用其他電路 (例如 單純以電阻元件構成的分壓電路)來達到於同一輸入電 ▼ Vin下分別產生不同偏壓值 V₁、V的目的,均屬本發明 之範疇。偏壓單元 18a所產生的偏壓值 V 輸入電位偵測單 元 20a的 輸入端 A,因此電位偵測單元 20a便依據偏壓值V, 來決定電晶體 28a、28b是否導通,若偏壓值 V 大於一預定 電壓準位, 則電晶體 28b會導通而驅使控制訊號 D1對應一 高邏輯準位"1",相反地,若偏壓值 V 小於該預定電壓準 位 , 則 電 晶 體 28a會 導 通 以 及 電 晶 體 28b不 會 導 通 而 驅 使 控制訊號 D 對應一低邏輯值準位 "0"; 另外, 偏壓單元 18b 所產生的偏壓值 V 則輸入電位偵測單元 20b的輸入端 B,同 樣地, 電位偵測單元 20b便依據偏壓值 V來決定電晶體 30a、30b是否導通,若偏壓值 V 大於同一預定電壓準位 刘 電 晶 體 30b會 導 通 而 驅 使 控 制 訊 號 D 對 應 一 低 邏 輯 準 位"0",相反地,若偏壓值 V小於該預定電壓準位,則電 晶體 30a會 導通以及電晶體 30b不 會 導通而 驅使控制訊號 D。






五、發明說明 (8)


對應一高邏輯值準位"1"。

於電位偵測單元 20a中,反向器 (inverter) 32a、32b、32c的操作特性類似一習知 Schmidt觸發器 (Schmidttrigger),而反向器 32d则用來作為一緩衝器

,另外,電晶體 28f之基底、源極、汲極連接 (buffer) 於接地端,因此電晶體 28f係用來作為一電容以穩定控制 訊號 D_1 , 當電晶體 28b 導通時,反向器 32b、 32c所構成的 迴路會維持反向器 32d的輸入端對應低邏輯準位 "O",同 時電晶體 28e亦會導通,然而當電晶體 28b不導通時,反 ↑器 32b、 32c所 構成的 迴路 會維持反向器 32d的輸入端對 應高邏輯準位"1",此外電晶體 28e則不會導通。對於電 位 偵 測 單 元 $20\,b$ 而 言 , 反 向 器 34a、 34b、 34c的 操 作 亦 類 似一習知 Schmidt觸發器 (Schmidt trigger),而反向 34d、34e则同樣地用來作為緩衝器,另外,電晶體30f 之基底、源極、汲極係連接於接地端,因此電晶體 30f係 用來作為一電容以穩定控制訊號 D2, 當電晶體 30b導通 時,反向器 34b、34c所構成的迴路會維持反向器 34d的輸 入端對應低邏輯準位 "O", 同時電晶體 30e亦會導通, 然 而當電晶體 30b不導通時,反向器 34b、34c所構成的迴路 會維持反向器 34d的輸入端對應高邏輯準位 "1", 同時電 明體 30e則不會導通。

降壓單元 22a係由一電晶體 36構成,而另一降壓單元 22b






五、發明說明 (9)

亦由一電晶體 38構成,本實施例中,電晶體 36條為 — P型 金屬氧化半導體電晶體 (PMOS) , 而電晶體 38係為 — N型 金屬氧化半導體電晶體,而如業界所習知,於傳導高邏 輯準位"1"時, P型金屬氧化半導體電晶體係為一良好的 開 關 元 件 , 然 而 N型 金 屬 氧 化 半 導 體 電 晶 體 則 為 一 不 佳 的 開關元件。換句話說,當電晶體 36導通時,電晶體 36之 汲極 會 趨 近 其 源 極 的 電 壓 準 位 (亦 即 輸 入 電 壓 Vin) , 然 而,當電晶體 38導通時,電晶體 38之汲極會小於其源極 的電壓準位,亦即源極的電壓準位實際上會趨近 Vin-Vt 而非輸入電壓 Vin,請注意 Vt係為電晶體 38的通道所對應 竹臨界電壓(threshold voltage)。此外,本實施例 中,預定降壓單元 23主要由兩電晶體 40a、 40b所構成, 而電晶體 40a、40b均為 N型 金屬氧化半導體電晶體,如圖 二所示, 電晶體 40a的汲極連接於其閘極, 以及電晶體 40b的 汲極亦連接於其閘極,所以電晶體 40a、40b恆會導 通而運作於飽和狀態,如前所述,於傳導高邏輯準 位"1"時, N型 金屬氧化半導體電晶體係為一不佳的開關 元件,若電晶體 40a、 40b與電晶體 38 一樣具有相同的臨 界 電 壓 V t,則 電 晶 體 40 b之 源 極 的 電 壓 準 位 最 後 便 會 趨 近 Vin-2*Vt。於圖二中,電壓箝制電路 10係應用一電晶體 42來作為電容以穩定輸出電壓 Vout的電壓準位,本實施 川中,電晶體 42的 閘極與汲極係電連接於輸出電壓 Vout, 而電晶體 42的基底與源極則連接於接地端,明顯 地,於電壓箝制電路10運作的過程中,電晶體42會維持






五、發明說明 (10)

導通狀態,因此電晶體 42可視為一電阻與一電容並聯,相較於電晶體 28f、30f,電晶體 42具有較大的時間常數(RC time constant),因此可較穩定地維持輸出電壓 Vout。

請同時參閱圖二與圖三,圖三為圖二所示之電壓箝制電 路 10的輸出電壓示意圖。於圖三中,橫軸代表輸入電壓 Vin,而縱軸代表輸出電壓 Vout。已知於同一輸入電壓 Vin下,偏壓單元 18a所輸出的偏壓值 V會高於偏壓單元 18b所輸出的偏壓值 V_2 ,且電位偵測單元 20a、 20b係偵測 一預定電壓準位來決定降壓單元 22a、 22b是否需啟動, 若輸入電壓 Vin等於電壓準位 (Vs)時,偏壓值 V倉等於該 預定電壓準位,而由於偏壓值 V係高於偏壓值 V2,亦即此 時偏壓值V仍會大於該該預定電壓準位,換句話說,當偏 壓值 V 開始小於該預定電壓準位時,電位偵測單元 20b之 電 晶 體 30 b則 不 會 導 通 而 使 控 制 訊 號 D 對 應 高 邏 輯 準 位"1",因此會啟動相對應的降壓單元 22b。若輸入電壓 Vin等於電壓準位 (V_s) 時,偏壓值 V_{c} 會等於該預定電壓準 位,而由於偏壓值V係高於偏壓值V2,亦即此時偏壓值V1 仍會大於該預定電壓準位,換句話說,當偏壓值V開始小 於該預定電壓準位時,電位偵測單元 20b之電晶體 30b則 小會導通而使控制訊號 D對應高邏輯準位"1",因此相對 應的降壓單元 22b會隨即啟動。若輸入電壓 Vin等於電壓 準位(V。)時,偏壓值 V會等於該預定電壓準位,而由於偏






五、發明說明 (11)

壓值 V孫低於偏壓值 V₁,亦即此時偏壓值 V奶會小於該該預定電壓準位,換句話說,當偏壓值 V開始小於該預定電壓準位時,電位偵測單元 20 a之電晶體 28 b則不會導通而使控制訊號 D對應低邏輯準位 "0",因此會啟動相對應的降壓單元 22 a。請注意,由於偏壓值 V此時仍會小於該預定電壓準位,所以電位偵測單元 20 b之電晶體 30 b仍維持非導通狀態而使控制訊號 D繼續對應高邏輯準位 "1",因此相對應的降壓單元 22 b會保持啟動狀態。





五、發明說明 (12)

驅使輸出電壓 Vout與輸入電壓 Vin之間對應電晶體 38所施加的電壓差 (亦即 Vt),輸出電壓 Vout與輸入電壓 Vin之間的關係如區段 S2所示。當輸入電壓 Vin小於電壓準位 (Vs)時,如上所述,對應輸入電壓 Vin的偏壓值 Vi、 V均會小於該預定電壓準位,所以此時降壓單元 22a、 22b與預定降壓單元 23均會啟動,請注意,預定降壓單元 23會施加 2*Vt的電壓差於輸入電壓 Vin,以及降壓單元 22b會施加 Vt的電壓差於輸入電壓 Vin,然而降壓單元 22a並不會施加任何電壓差於輸入電壓 Vin,亦即對於降壓單元 22a來說,其係傳遞輸入電壓 Vin來驅動輸出電壓 Vout,可樣地,由於電晶體 42係作為電容使用,因此降壓單元 22a會對電晶體 42進行充電而驅使輸出電壓 Vout趨近輸入電壓 Vin,輸出電壓 Vout與輸入電壓 Vin之間的關係如區段 S3所示。

請注意,圖二所示之電壓箝制電路 10中,電位偵測單元 20 a之電晶體 28 c、 28 d的 閘極係由一控制訊號 CEB所驅動,同樣地,電位偵測單元 20 b之電晶體 30 c、 30 d的 閘極係由同一控制訊號 CEB所驅動,本發明電壓箝制電路 10支援晶片致能 (chip enable) 控制來達到更低消耗電流的目的,電壓箝制電路 10可經由外部輸入的控制訊號 CEB來以換執行一体眠模式 (standby mode)或一正常運作模式 (normal mode)。舉例來說,當控制訊號 CEB對應高電壓準位時會驅使電壓箝制電路 10進入休眠模式,此時,電





五、發明說明 (13)

晶體 28c、30c無法導通,而控制訊號 CEB會導通電晶體 28d、30d,换句話說,當電壓箝制電路10進入休眠模式 後,僅有預定降壓單元 23會啟動,而降壓單元 22a、 22b 並無法導通來調整輸出電壓Vout,所以輸出電壓Vout與 輸入電壓 Vin之間具有較大電壓差(亦即 2*Vt),對於應 用電壓箝制電路 10的裝置而言,當該裝置因為進入休眠 模式而輸出控制訊號 CEB至電壓箝制電路 1 0時,由於電壓 箝制電路 10於休眠模式下的輸出電壓 Vout較低,所以該 裝置於休眠模式下所消耗的電流亦較小而可降低其功率 消耗。相反地,當該裝置要離開休眠模式而進行正常運 "模式時,控制訊號 CEB會對應低電壓準位而驅使電壓箝 制電路10亦進入正常運作模式,如圖二所示,電晶體 28c、30c此時可導通以傳遞輸入電壓 Vin至電晶體 28a、 30a, 此外, 電晶體 28d、30d會保持非導通狀態, 此時 降壓單元 22a、 22b的 啟動便會受偏壓值 V₁、 V 的控制,亦 即電壓箝制電路 10的輸出電壓 Vout與輸入電壓 Vin的關係 便如圖三所示。

若本發明電壓箝制電路 10係應用於一記憶體晶片,且該記憶體晶片可正常運作的操作電壓範圍係介於電壓準位 Vtop與電壓準位 Vbot之間,因此經由圖三所示之輸出電 Vout與輸入電壓 Vin的關係可知,當輸入電壓 Vin的電壓範圍介於電壓準位 Vbot與電壓準位 V_H(V_H>Vtop) 之間時,該記憶體晶片皆可順利地運作,因此對於本發明電





五、發明說明 (14)

壓 箝 制 電 路 10來 說 , 當 輸 入 電 壓 Vin越 大 時 , 電 壓 箝 制 電 路 10會驅使輸入電壓 Vin與輸出電壓 Vout之間的電壓降越 大,相反地,當輸入電壓 Vin越小時,電壓箝制電路 10會 驅使輸入電壓Vin與輸出電壓Vout之間的電壓降越小,舉 例來說,若該記憶體晶片需於操作電壓範圍 2.6伏特~1.6 伏特之間才可正常地運作,所以當一裝置上的電源供應 模組提供(2.6+2*Vt)伏特的高驅動電壓時,則經由電壓 箝制電路 10的輔助可將輸入電壓 (2.6+2*Vt) 伏特轉換為 輸出電壓 2.6伏特,並將輸出電壓 2.6伏特傳輸至該記憶 體晶片來驅動該記憶體晶片,因此該記憶體晶片於高外 7 電壓下仍可正常地運作。然而,當一裝置上的電源供 應模組提供 1.6伏特的低驅動電壓時,則電壓箝制電路 10 並不會調整輸出電壓,亦即輸出電壓會等於輸入電壓而 對應 1.6伏特,並將輸出電壓 1.6伏特傳輸至該記憶體晶 片來驅動該記憶體晶片,因此該記憶體晶片於低外加電 壓下亦可正常地運作。

若一裝置上的電源供應模組所提供的驅動電壓係介於電壓準位 V與電壓準位 (Vs)之間,則應用電壓箝制電路 10的記憶體晶片可正常地於該裝置上運作,同樣地,若該電源供應模組所提供的驅動電壓係介於電壓準位 (Vs)之間,或該電源供應模組所提供的驅動電壓係介於電壓準位 (Vs)之間,則應用電壓箝制電路 10的記憶體晶片亦可正常地於該裝置上運作。然





五、發明說明 (15)

而,若該電源供應模組所提供的驅動電壓趨近電壓準位 (V_s) 或電壓準位 $(V_s)_2$,已知電位偵測單元 20a、 20b原本 所設定的預定電壓準位會使電壓箝制電路 10於輸入電壓 Vin分 別 為 電 壓 準 位 (V_s) 與 電 壓 準 位 (V_s) 時 驅 動 輸 出 電 壓 Vout產生電壓準位變動,換句話說,若該電源供應模組 所提供的驅動電壓於電壓準位(Vs)或電壓準位(Vs)附近 產生擺動(vibration),則輸出電壓Vout便會於兩電壓 準 位 之 間 跳 動 , 因 此 可 能 造 成 該 記 憶 體 晶 片 產 生 無 法 預 期的錯誤,所以,本實施例中,電位偵測單元 20a另包含 有一調整模組 44, 而電位偵測單元 20b亦另包含有一調整 世組 46,調整模組 44、46的功用係用來調整電位偵測單 元 20a、20b所 偵測的預定電壓準位。請參閱圖四,圖 為圖三所示之調整模組 44的電路示意圖,請注意, 模組 44與調整模組 46具有相同的電路架構與操作,因此 僅以調整模組 44來說明。調整模組 44中設置有複數個 晶體 48, 其中各電晶體 48之汲極均電連接於電位偵測單 元 20a中的端點 A',而各電晶體 48之 閘極可選擇性地連接 於其源極或者是電位偵測單元 20a中的輸入端 A,當一電 晶體 48之 閘極連接於電位偵測單元 20a中的輸入端 A時 該電晶體 48即視為與電晶體 28b並聯,因此該電晶體 48可 用來調整電位偵測單元 20a所偵測之輸入端 A的預定電壓 -- 位;相反地,若一電晶體 48之 閘極連接於其源極時, 則該電晶體 48並無法導通而不影響電位偵測單元 20a的操 作。本實施例係利用一上層金屬層來規劃各電晶體 48之





五、發明說明 (16)

閘極係連接於端點 A'或其源極,亦即利用該金屬層來程 式化 (program) 調整模組 44。舉例來說,於形成電壓箝 制電路10之半導體製程中,經由一光罩圖樣設計以規劃 上層金屬層,並使調整模組44的初始設定係為一半數量 的電晶體 48連接其閘極與輸入端 A, 而另一半數量的電晶 體 48連接其閘極與其源極,且此時電壓箝制電路 10之輸 入電壓 Vin與輸出電壓 Vout的特性如圖三所示,然而,若 已知一裝置上的電源供應模組所提供的驅動電壓趨近電 壓準位(V。), 因此於形成電壓箝制電路 10之半導體製程 中,經由另一光罩圖樣設計以調整閘極與其源極相連接 竹電晶體 48數量以及閘極與輸入端 A連接的電晶體 48數 量,因此可達到偏移電壓準位(V。)的目的,亦可經由調 整模組 44的輔助降低電壓準位 (V_s) 或提升電壓準位 (V_s) , 所以可避免輸入電壓 Vin因為趨近原先電壓準位 (V。) 而 可能造成輸出電壓Vout產生大幅度的變動。同樣地,調 整模組 46的運作與調整模組 44相同,所以本實施例亦可 經由調整模組 46的輔助降低電壓準位(V_s)或提升電壓準 位(V_s)₂,亦可避免輸入電壓 Vin因為趨近原先電壓準位 (V。)而可能造成輸出電壓 Vout產生大幅度的變動,綜合 上述,利用調整模組44、46可使應用電壓箝制電路10之 元件能更穩定地運作。

如上所述,電壓箝制電路 10的操作主要係設定電位偵測單元 20a、20b、20n偵測同一預定電壓準位,而各偏壓單






五、發明說明 (17)

元 18a、18b、18n便依據輸入電壓 Vin來產生不同的偏壓 值 V1、 V2、 Vn, 因此便可依據偏壓值 V1、 V2、 V與該預定電 壓準位來決定目前輸入電壓Vin的大小,並進一步控制降 壓單元 22a、 22b、 22n的 啟動 來調 整輸 出 電 壓 Vout與輸入 電壓Vin之間的電壓降,然而,若設定電位偵測單元 20a、20b、20n偵測不同的預定電壓準位,以及設定各偏 壓單元 18a、18b、18n依據輸入電壓 Vin來產生同一偏壓 值,亦可達到本發明依據外加輸入電壓的電壓準位來動 態地決定降壓操作時所施加之電壓降的目的。舉例來 說,設定各偏壓單元 18a、18b依據輸入電壓 Vin來產生同 一偏壓值 Vb,亦即經由偏壓單元 18a、18b先將較高的輸 入電壓Vin轉換為較低的偏壓值Vb,此外並設定電位偵測 單元 20a、 20b偵測不同的預定電壓準位 Vd₁、 Vd₂, 其中預 定電壓準位 Vdr小於預定電壓準位 Vd2。明顯地,若輸入電 壓 Vin越大,則偏壓值 Vb亦越大,相反地,若輸入電壓 Vin越小,則偏壓值 Vb亦越小,因此偏壓值 Vb便可用來代 表輸入電壓Vin的大小。當偏壓值Vb高於預定電壓準位Vd2 時,則僅有預定降壓單元 23會啟動;當偏壓值 Vb介預定 電壓準位 Vd 與預定電壓準位 Vd 時,則預定降壓單元 23與 降壓單元 22b皆會啟動;當偏壓值 Vb小於預定電壓準位 Vd, 時,則預定降壓單元 23與降壓單元 22a、 22b皆會啟動, 山此上述輸入電壓 Vin與輸出電壓 Vout之間的關係亦如圖 三所示。因此,偏壓電路 1 2與電位偵測電路 1 4依據上述 設定同樣地可依據輸入電壓Vin的電壓準位高低來驅動降





五、發明說明 (18)

壓電路 16,並驅使輸出電壓 Vout與輸入電壓 Vin之間依據輸入電壓 Vin的電壓準位高低而對應不同的電壓降。

相較於習知技術,本發明電壓箝制電路利用偏壓電路與 電位偵測電路來判斷目前外加之輸入電壓的電壓準位 並依據該電壓準位來進一步地決定輸出電壓與該輸入電 壓之間需對應的電壓差,所以本發明電壓箝制電路設定 有複數個電壓區段,而每一電壓區段對應一特定電壓降 來調整輸出電壓,其中本發明電壓箝制電路於對應較高 電壓準位的電壓區段中施加較大的電壓降於輸入電壓以 * 生 所 要 的 輸 出 電 壓 , 相 反 地 , 本 發 明 電 壓 箝 制 電 路 於 對應較低電壓準位的電壓區段中施加較小的電壓降於輸 入電壓以產生所要的輸出電壓,換句話說,當輸入電壓 係為一高電壓準位時,則本發明電壓箝制電路會依據輸 入電壓來施加較大的電壓降以大幅地調降輸出電壓 此可避免電壓箝制電路依據外加輸入電壓所產生的輸出 電壓驅動一元件(例如一記憶體晶片)時,由於超過該 元件可正常運作的操作電壓而造成該元件無法正常運作 的問題,另外,當輸入電壓係為一低電壓準位時,則本 發明電壓箝制電路則不會進行降壓的操作,因此可避免 電壓箝制電路依據外加輸入電壓所產生的輸出電壓驅動 元件(例如一記憶體晶片)時,由於低於該元件可正 常運作的操作電壓而大幅地影響該元件的效能。綜合上 述,本發明電壓箝制電路係依據外加輸入電壓的電壓準





五、發明說明 (19)

位來動態地決定降壓操作時所施加的電壓降,由於並非應用一固定的電壓降,所以不論外的電壓路的電壓路的。 電壓準位或一低電壓準位,本發明電壓路之元件的 使輸出電壓維持在應用本發明電壓路之元件的 作電壓範圍中,亦即本發明電壓箝制電路不會如 作電壓範圍中,亦即本發明電壓路過大的情形。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



圖式簡單說明

圖式之簡單說明

圖一為本發明第一種電壓箝制電路的功能方塊示意圖。

圖二為圖一所示之電壓箝制電路的電路示意圖。

圖三為圖二所示之電壓箝制電路的輸出電壓示意圖。

圖四為圖三所示之調整模組的電路示意圖。

圖式之符號說明

10 電壓箝制電路

12 偏壓電路

14 電位偵測電路

16 降壓電路

18a、18b、18n 偏壓單元

20a、20b、20n 電位偵測單元

22a、22b、22n 降壓單元 23 預定降壓單元

24a · 24b · 24c · 24d · 26a · 26b · 26c · 26d · 28a ·

28b 28c 28d 28e 28f 30a 30b 30c 30d

30e、30f、36、38、40a、40b、42、48 電晶體

32a、32b、32c、32d、34a、34b、34c、34d、34e 反向

器

44、46 調整模組



- 1. 一種電壓箝制電路(voltage clamper),用來調整一輸入電壓產生一輸出電壓,該電壓箝制電路包含有:一偏壓電路,用來依據該輸入電壓產生至少一偏壓值;一條壓電路,用來使該輸入電壓產生一電壓降;以及一電位偵測電路,電連接於該降壓電路與該偏壓電路,即來依據該偏壓值調整該降壓電路所產生之電壓降,以產生該輸出電壓。
- 2. 如申請專利範圍第 1項所述之電壓箝制電路,其中該降壓電路包含有:
- 一預定降壓單元,電連接於該電壓箝制電路之輸出端與該輸入電壓,用來施加一預定電壓降予該輸入電壓以調整該輸出電壓;以及
- 一第一降壓單元,電連接於該電壓箝制電路之輸出端與該輸入電壓,用來施加一第一電壓降予該輸入電壓以調整該輸出電壓;
- 其中該預定降壓單元恆啟動,以及該第一降壓單元之啟動係由該電位偵測電路控制。
- 3. 如申請專利範圍第2項所述之電壓箝制電路,其中該電位偵測電路包含有:
- 第一電位偵測單元,電連接於該第一降壓單元,用來控制該第一降壓單元調整該輸出電壓。



- 4. 如申請專利範圍第³3項所述之電壓箝制電路,其中該偏壓電路包含有:
- 一第一偏壓單元,電連接於該第一電位偵測單元,用來依據該輸入電壓產生一第一偏壓值至該第一電位偵測單元;
- 其中該第一電位偵測單元係依據該第一偏壓值與一第一預定準位來控制該第一降壓單元調整該輸出電壓。
- 5. 如申請專利範圍第 4項所述之電壓箝制電路,其中若該第一偏壓值小於該第一預定準位,則該第一電位偵測 8. 元會驅動該第一降壓單元調整該輸出電壓。
- 6. 如申請專利範圍第 4項所述之電壓箝制電路,其中該降壓電路另包含有:
- 一第二降壓單元,電連接於該電壓箝制電路之輸出端與該輸入電壓,用來驅動該輸出電壓趨近該輸入電壓; 其中該第二降壓單元之啟動係由該電位偵測電路控制。
- 7. 如申請專利範圍第6項所述之電壓箝制電路,其中該電位偵測電路另包含有:
- 一第二電位偵測單元,電連接於該第二降壓單元,用來一制該第二降壓單元調整該輸出電壓。
- 8. 如申請專利範圍第7項所述之電壓箝制電路,其中該




偏壓電路包含有:


- 一第二偏壓單元,電連接於該第二電位偵測單元,用來依據該輸入電壓產生一第二偏壓值至該第二電位偵測單元;
- 其中該第二電位偵測單元係依據該第二偏壓值與一第二預定準位來控制該第二降壓單元調整該輸出電壓。
- 9. 如申請專利範圍第8項所述之電壓箝制電路,其中若該第二偏壓值小於該第二預定準位,則該第二電位偵測單元會驅動該第二降壓單元調整該輸出電壓。
- 10. 如申請專利範圍第 8項所述之電壓箝制電路,其中該第一電位偵測單元包含有一第一調整模組,用來設定該第一預定準位,以及該第二電位偵測單元包含有一第二調整模組,用來設定該第二預定準位。
- 11. 如申請專利範圍第8項所述之電壓箝制電路,其中該第一偏壓值等於該第二偏壓值。
- 12. 如申請專利範圍第 8項所述之電壓箝制電路,其中該第一預定準位等於該第二預定準位。
- 13. 如申請專利範圍第2項所述之電壓箝制電路,其中該第一電壓降係小於該預定電壓降。





- 14. 如申請專利範圍第 2項所述之電壓箝制電路,其另包含有一電容裝置,電連接於該電壓箝制電路之輸出端。
- 15. 如申請專利範圍第 1 4項所述之電壓箝制電路,其中該電容裝置係由一 N型金屬氧化半導體電晶體構成,該 N型金屬氧化半導體電晶體之間極與汲極係電連接於該電壓箝制電路之輸出端,且該 N型金屬氧化半導體電晶體之源極係電連接於一接地電壓。
- 16. 一種電壓調整方法,用來調整一輸入電壓產生一輸出電壓,該電壓調整方法包含有:
- (a)設定複數個電壓區段,該複數個電壓區段係對應複數個不同電壓降設定值;以及
- (b)當該輸入電壓位於一電壓區段時,使用一電壓降設定值驅動該輸出電壓與該輸入電壓之壓差對應該電壓降設定值。
- 17. 如申請專利範圍第 16項所述之方法,其中於步驟 (a)中,當一第一電壓區段之最小電壓大於一第二電壓區段之最大電壓時,設定該第一電壓區段之電壓降設定值大心該第二電壓區段之電壓降設定值。











圖口

